

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-323604

(43)Date of publication of application : 24.11.2000

(51)Int.Cl.

H01L 23/12

H01L 21/60

(21)Application number : 11-128060

(71)Applicant : HITACHI LTD

(22)Date of filing : 10.05.1999

(72)Inventor : YAMAGUCHI YOSHIHIDE

NARIZUKA YASUNORI

ITO MITSUKO

MIZUSHIMA AKIKO

TENMYO HIROYUKI

(54) SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF AND ELECTRONIC DEVICE USING THE SAME


(57)Abstract:

PROBLEM TO BE SOLVED: To alleviate the stress in the tangent direction and simultaneously control generation of a stress in the thickness direction, by controlling anisotropic axis that provides the maximum anisotropic characteristic in the predetermined direction using a material showing anisotropic property of thermal stress for a resin layer provided for a passivation film.

SOLUTION: After a passivation film 3 having the predetermined aperture 8 on a semiconductor element 1 is formed, this film is coated with a photosensitive polyimide varnish that becomes a first resin layer 4.

Next, after a conductor wire 6 is formed, the water content absorbed by the first resin layer 4 is eliminated through a thermal treatment for two hours at 140° C and a porous polyimide film (second resin layer 5, hole diameter is 0.5 μ m or less) that is previously processed to the predetermined shape is pressed in close contact under the pressure of about 10 N/m at 230° C. Since

this porous polyimide film has the through hole in the thickness direction (vacant hole rate is about 30%), anisotropic property is obtained for the stress in both tangent direction and thickness direction (elastic property rate in the thickness direction = 2.5 Gpa, line expansion coefficient in the thickness direction = about 40 ppm/° C, elasticity coefficient in the tangent direction is 1.8 Gpa, line expansion coefficient in the tangent direction is about 100 ppm/° C).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

· [Date of registration]

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2000-323604
(P2000-323604A)

(43) 公開日 平成12年11月24日 (2000. 11. 24)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
H 0 1 L 23/12		H 0 1 L 23/12	L
21/60		21/92	6 0 2 L

審査請求 未請求 請求項の数10 O L (全 8 頁)

(21) 出願番号 特願平11-128060

(22) 出願日 平成11年5月10日 (1999. 5. 10)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 山口 欣秀

神奈川県横浜市戸塚区吉田町292番地株式

会社日立製作所生産技術研究所内

(72) 発明者 成塚 康則

神奈川県横浜市戸塚区吉田町292番地株式

会社日立製作所生産技術研究所内

(74) 代理人 100075096

弁理士 作田 康夫

最終頁に続く


(54) 【発明の名称】 半導体装置とその製造方法、およびこれを用いた電子機器

(57) 【要約】

【課題】 実装基板との熱膨張差によって生じる応力を確実に緩和する低コストな半導体装置およびその製造方法を提供する。

【解決手段】 半導体素子表面のパッシベーション膜上に少なくとも1層以上の樹脂層を設け、前記樹脂層内部および/または前記樹脂層表面に、前記半導体素子電極部に接続された所望形状の導体層を有している半導体装置において、前記樹脂層として、熱応力異方性を示す材料からなる層を少なくとも1層含むことを特徴とする。

[図1]



【特許請求の範囲】

【請求項 1】半導体素子表面のパッシベーション膜上に少なくとも 1 層以上の樹脂層を設け、前記樹脂層内部および／または前記樹脂層表面に、前記半導体素子電極部に接続された所望形状の導体層を有している半導体装置において、前記樹脂層が、熱応力異方性を示す材料からなる層を少なくとも 1 層含むことを特徴とする半導体装置。

【請求項 2】請求項 1 記載の半導体装置において、パッシベーション膜上に設けられる樹脂層の少なくとも一部が熱応力異方性を示す材料を含む場合、その応力異方性材料が、(1) 延伸フィルムまたはその積層体、(2) 液晶性高分子からなるフィルムまたはその積層体、

(3) 多孔性樹脂、のいずれかであることを特徴とする半導体装置。

【請求項 3】請求項 2 記載の半導体装置において、パッシベーション膜上に設けられる樹脂層の少なくとも一部が含有する熱応力異方性材料が多孔性樹脂である場合、該多孔性樹脂が多孔性ポリイミドであることを特徴とする半導体装置。

【請求項 4】請求項 2 記載の半導体装置において、パッシベーション膜上に設けられる樹脂層の少なくとも一部が含有する熱応力異方性材料が多孔性樹脂である場合、該多孔性樹脂内部に包含する空孔が次のいずれかの性状の少なくとも 1 つを満たすことを特徴とする半導体装置。

(1) 空孔が扁球状であって、それらの空孔の長軸と前記多孔性樹脂表面とのなす角が $45 \sim 135$ 度の範囲にある。

(2) 空孔の大きさが前記多孔性樹脂の膜厚方向で変化する構成を有する。

(3) 空孔の少なくとも一部が前記多孔性樹脂の膜厚方向に貫通する構成を有する。

【請求項 5】請求項 1 記載の半導体装置において、パッシベーション膜上に設けられる樹脂層の少なくとも一部が熱応力異方性を示す材料である場合、該異方性材料が次の (1) から (4) の少なくとも 1 つの性状を満たすことを特徴とする半導体装置。

(1) 前記異方性材料は、前記半導体装置内部に層状に組み込まれた状態では厚み方向の弾性率が沿面方向の弾性率よりも大きい。

(2) 前記異方性材料は、前記半導体装置内部に層状に組み込まれた状態では厚み方向の線膨脹係数が沿面方向の線膨脹係数よりも小さい。

(3) 前記異方性材料は、そのガラス転位温度あるいは融点が 100°C 以上である。

(4) 前記異方性材料は、前記半導体素子電極部に接続された所望形状の導体層の少なくとも一部と半導体素子表面のパッシベーション膜との間に形成されている。

【請求項 6】請求項 2 記載の半導体装置において、パッシベーション膜上に設けられる樹脂層の少なくとも一部

が含有する熱応力異方性材料が液晶性高分子フィルムの積層体である場合、該熱応力異方性を示す液晶性高分子フィルムの積層体は、少なくとも 2 枚以上の液晶性高分子フィルムを用い、上下に接している 2 枚のフィルムの成膜時押し出し方向が互いに平行にならないように配置して所望膜厚まで重ね合わせた後、それらを熱融着したものであるか、あるいは、そのようにして得られた熱融着体を膜厚方向に裁断したものであることを特徴とする半導体装置。

【請求項 7】半導体素子表面のパッシベーション膜上に少なくとも 1 層以上の樹脂層を設け、前記樹脂層内部および／または前記樹脂層表面に、前記半導体素子電極部に接続された所望形状の導体層を有している半導体装置の製造方法において、前記樹脂層の少なくとも一部に対してレーザー加工により貫通穴を設ける工程を経ることを特徴とする半導体装置の製造方法。

【請求項 8】請求項 1～6 いずれかに記載の構成を有するチップサイズパッケージ。

【請求項 9】請求項 7 記載の方法によるチップサイズパッケージの製造方法。

【請求項 10】請求項 1～6 いずれかに記載の半導体装置と他の配線基板とを接続した電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、LSI を基板上に搭載して機能させる電子機器全般に関する配線基板（回路基板）の構造およびその製造方法に関する。特に、高密度実装に適した半導体素子や接続信頼性を向上させたチップサイズパッケージの構造およびそれらの製造方法に関する。

【0002】

【従来の技術】LSI を配線基板に直接接続する方法としては、ワイヤーボンド（WB）やテープオートメーティッドボンド（TAB）などの方式が主流であった。これらの方式では、柔軟性があって塑性変形しやすい Au 細線などを用いて LSI の外部接続端子と配線基板上の接続電極との間を接続するところに特徴がある。このような塑性変形しやすい接続部を持つことによって、接続時および接続後の熱工程における LSI と配線基板との熱膨張差は接続部の変形によって吸収され、高い接続信頼性が確保できる（第 1 の従来技術）。

【0003】しかしながら、上記第 1 の従来技術では、その接続方法そのものに起因して LSI の外部接続端子は LSI の 4 辺に配置する以外にはなく、LSI の接続端子数増大には十分に対応できないという問題がある。

【0004】上記第 1 の従来技術の問題を解決するために、LSI の外部接続端子をエリアアレイ状に配置するとともに、LSI の外部接続端子と配線基板上の接続電極との間をはんだボールで接続する方法が提案されてい

る(第2の従来技術)。

【0005】上記第2の従来技術では、LSIと配線基板とをエリアレイ配列の微小なはんだボールのみで直接接続するため、接続端子数が増大しても、実装面積を増やさずに済むというメリットがある。

【0006】しかしながら、上記第2の従来技術ではLSIと配線基板との間で発生する沿面方向の熱膨張差を微細なはんだボールのみで吸収させる構造であるため、接続部の信頼性は必ずしも高くはない。LSIと配線基板との熱膨張差が大きい場合には、はんだボールの塑性変形限界以上の変位を受けて接続部が破壊されたり、あるいは塑性変形限界以下のわずかな変位であっても、変形を繰り返すことによって疲労破壊が起こったりするからである。

【0007】上記第2の従来技術の欠点を改良して接続部の信頼性を高める技術として、LSIと配線基板との間の空間にアンダーフィルレジンと呼ばれる樹脂を注入・硬化させて、LSIと実装基板とを固着(以下LSI基板固着体)する方法がある。この技術によれば、LSIと実装基板とを固着したことによって、熱応力をLSI基板固着体全体に分散させてはんだ接合部に生じる歪み量を平均化し、接合部位の破壊を防止することができる(第3の従来技術)。

【0008】しかしながら、上記第3の従来技術では、アンダーフィルをLSIと基板との間の僅かな隙間から充填するため、充填に長時間がかかったり、全体に均一に充填されなかったり、あるいは、ボイドが発生したりするという問題(アンダーフィル充填不良)が発生する(第3の従来技術における第1の課題)。

【0009】また、これまではんだ接合部の塑性変形の形で逃がしていた基板沿面方向の熱応力がLSI基板固着体全体に作用する結果として、LSI基板固着体をその厚み方向にも変形させ、全体が反るという現象が起こる。この変形により、基板内配線が断線しやすくなったり、あるいはLSI内の素子特性が変動するという問題が発生する場合がある(第3の従来技術における第2の課題)。

【0010】さらに、アンダーフィル充填不良(第3の従来技術における第1の課題)を低減させるために、各LSIチップの形状、寸法によってそれぞれに別々の条件で充填作業を行なうため、基板上に多数個のLSIを実装する場合には、操作が複雑になるという問題もある(第3の従来技術における第3の課題)。

【0011】上記第3の従来技術の課題を解決するために、特開平10-125705号公報では圧縮成型法によって封止樹脂を充填する技術を提案している(第4の従来技術)。

【0012】この技術では、LSIと実装基板とを金型内に装着して樹脂を圧縮成型するので、アンダーフィル充填不良(第3の従来技術における第1の課題)は発生

しない。

【0013】しかしながら、はんだ接合部を包み込むように剛直な樹脂で固定することによって、熱応力をLSI基板固着体全体に分散させるという観点では上記第3の従来技術と同じであり、個々のはんだボールにかかる沿面方向の熱応力は低減されるものの、上記第3の従来技術における第2の課題である基板の反りに対してはなんらの解決にもなっていない。

【0014】上記第2及び第3の従来技術の課題を解決する別種の技術として、特開平10-092865号公報ではLSIのパッシベーション膜上に樹脂層-配線層-樹脂層からなる薄膜配線を形成した後に、この薄膜配線に設けた接続電極(パッケージ電極)と実装基板上の接続電極とを接続することを提案している(第5の従来技術)。

【0015】上記第5の従来技術における第1の特徴は、LSIと実装基板との間の接合部がはんだボールと薄膜配線とからなり、該薄膜配線の周囲には樹脂層が配置された構造になっていることにある。このような構造を取ることによって、LSIと配線基板との熱膨張差をはんだボールと薄膜配線とに分散し、樹脂層が衝撃を吸収するので、はんだボール破断(第2の従来技術の課題)を防止できる。さらに、LSIと実装基板とを直接に固着するわけではないので、LSIや実装基板の変形(第3の従来技術における第2の課題)を抑制できる。

【0016】上記第5の従来技術における第2の特徴は、LSIを個片に切断する前にパッシベーション膜上に第1樹脂層-配線層-第2樹脂層からなる薄膜配線を形成することにある。このような製造工程を経ることによって、複数個のLSIチップをウェハ上で一括処理できるうえ、LSIチップを個片に切り離した後に個々のLSIチップにアンダーフィルを充填する(第3の従来技術における第3の課題)必要もない。

【0017】これまでに述べたことから、上記第5の従来技術はそれ以前の第1から第4の従来技術の課題をほぼ解決できることがわかった。

【0018】

【発明が解決しようとする課題】本発明者らは、チップと基板との接続信頼性の問題を根本的に解決し、接続信頼性の良い高密度実装対応のチップとチップ製造技術を低コストで提供することを目指して、独自に検討したところ、上記第5の従来技術には以下の(1)～(7)に列挙する課題があって、さらに工夫が必要であることがわかった。

【0019】(1)パッシベーション膜上に形成する第1樹脂層に半導体素子電極部を露出させるための開口部を形成する工程がエッチングである。特開平10-092865号公報では、第1樹脂層がポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂のいずれかであると述べられているが、これらはいずれも熱硬化性樹脂であって耐薬品性も高いためエッチング除去は容易でない。

【0020】(2)第1樹脂層をエッチング除去できる条件に対しては、一般的に使用されるエッチングレジストは耐性を持たない。従って、所望の開口部を有する第1樹脂層を形成するには、レジストを第1樹脂層よりかなりの程度厚く形成するか、多層レジスト法を用いるか、特別な材質のエッチングレジストを使用するなど、煩雑で長時間・高コストを要する。

【0021】(3)第1絶縁層の開口部をエッチングで形成するため、開口部断面は上端が広がることは避けられない。開口部上端が広がっていると隣の開口部との間の距離が狭まり、絶縁不良や短絡を起こしやすくなるうえ、エッチングレジストのフォトリソグラフィ工程での位置精度要求が厳しくなるという問題もある。

【0022】(4)上記(1)～(3)の問題を抑制するためには第1樹脂層膜厚をごく薄くする必要があるが、第1樹脂層を薄くすると発明の初期目的である薄膜配線層の応力緩和機能が期待できない。

【0023】(5)特開平10-092865号公報では第1樹脂層、第2樹脂層、(およびポリイミド樹脂層)によって応力が緩和すると述べている。しかしながら、LSI(Si)や配線(Cu)の弾性係数は樹脂系材料と比べて凡そ100倍程度大きい。従って、これら樹脂層が存在してもLSIや配線の沿面方向の熱膨張量への影響はわずかであって、本公報で提案されている技術だけではLSIと実装基板との熱膨張差は縮まらない。

【0024】(6)逆に、薄膜配線層の下部に第1樹脂層を形成したことにより、線膨張係数が配線層よりも格段に大きな第1樹脂層がパッケージ電極を押し上げる膜厚方向の応力が発生する。この応力が配線層に作用することにより配線層が断線しやすくなるという新たな課題が発生する。

【0025】(7)上記(1)～(6)で明らかなように、発明の初期目的を達成するためには薄膜配線層に使用する第1樹脂層や第2樹脂層は特定の膜厚、線膨張係数、断面形状でなければならず、プロセスと整合する特定範囲の物性値(耐熱性、加工性)をも有している必要がある。

【0026】本発明の目的は、第5の従来技術の課題を解決して実装基板との熱膨張差によって生じる応力を確実に緩和する低コストな半導体装置およびその製造方法を提供することにある。

【0027】

【課題を解決するための手段】前記目的を達成するために、本発明では、半導体素子表面のパッシベーション膜上に少なくとも1層以上の樹脂層を設け、前記樹脂層内部および/または前記樹脂層表面に、前記半導体素子電極部に接続された所望形状の導体層を有している半導体装置において、前記樹脂層が熱応力に関して異方性を示す材料からなる層を少なくとも1層含ませる。熱応力異方性の材料を用い、その異方特性が最大になる方向(以

下異方軸)を所望の方向に制御することにより、沿面方向の応力緩和(第5の従来技術における課題(5))と膜厚方向応力発生抑制(第5の従来技術における課題(6))とを両立できる。

【0028】なお、本発明のいう「熱応力に関して異方性」という概念は、線膨張係数と弾性率の積に異方性があることを意味しており、(1)線膨張係数は異方性であるが弾性率には異方性のない場合、(2)線膨張係数は異方性がないが弾性率に異方性がある場合、(3)線膨張係数および弾性率の両者に異方性がある場合の積にも異方性が出る場合、の3通りに分類できる。このような特性の熱応力異方性材料を加熱、あるいは冷却するときに発生する熱応力は、方向によって差が生じる。本発明では、異方性の大小に応じて熱応力異方性材料の膜厚を加減することによってパッシベーション膜上に設けられる樹脂層全体の異方性の程度を調節することが可能であるが、異方性の大きさとしては、熱応力発生量の最大値と最小値との比が1.2以上あることが望ましい。熱応力発生量の最大値と最小値との比が1.2以上ある熱応力異方性材料を用いることによって、パッシベーション膜上に設けられる樹脂層全体の膜厚が増大することを防止できる。

【0029】本発明で好適に使用される熱応力異方性材料としては、(1)延伸フィルムおよびその積層体、

(2)液晶性高分子からなるフィルムおよびその積層体、(3)多孔性樹脂、などが挙げられる。より具体的に列記すると、延伸フィルムとしてはポリプロピレンやナイロン、液晶性高分子フィルムとしては住友化学工業(株)製エコノールや(株)ポリプラスチック製ベクトラ、日本石油化学(株)製ザイダーなどがあり、多孔性樹脂としては多孔性ポリプロピレンや多孔性ポリイミド、多孔性ポリスルホンなどがあり、これらの中でも多孔性ポリイミドはその耐熱性、電気絶縁性の点で特に好ましいが、本発明で好適な材料はこれらに限定されるわけではなく、公知慣用な応力異方性材料、例えば、繊維状フィラーやウィスカーを混入することによって異方性を持たせた材料でも構わないし、これらを適宜組み合わせ使用しても何ら問題はない。

【0030】本発明では、上記のような熱応力異方性材料において熱応力が最小となる方向(以下、異方軸)を所望の向きに制御するための1つの手段として、熱応力異方性材料として多孔性樹脂を用いて、さらにその空孔を扁球状とし、それらの空孔の長軸と樹脂表面とが為す角が45～135度の範囲になるように工夫する。空孔が真球ではなく扁球状であることにより、その熱膨張量は扁球の長軸方向と短軸方向とで異なり、その長軸方向と前記多孔性樹脂表面とが為す角度を一定の範囲に制御することにより、前記多孔性樹脂全体に熱応力異方性を持たせることが出来る。この場合、好適な扁球形状として長軸と短軸の長さの比が1.05以上であることが好ま

しく、更に好ましくは長軸／短軸比 ≥ 1.2 であるが、本発明では空孔の形成に関わるコストを鑑みて長軸／短軸比を決定すればよい。また、空孔の長軸方向と前記多孔性樹脂表面とが為す角度範囲を狭めたり、空孔率を増減したりする工夫と組み合わせることにより、異方性の程度を調整できる。

【0031】本発明では、上記のような熱応力異方性材料の異方軸を所望の方向に制御するための第2の手段として、熱応力異方性材料として多孔性樹脂を用いて、さらにその空孔の大きさを膜厚方向で変化させるという工夫をする。空孔の大きさを膜厚方向で変化させたことにより、膜上部と膜下部、あるいは膜表層と膜内部とで熱応力発生量に差違を持たせることができ、その結果として、多孔性樹脂膜全体として熱応力異方性が発現する。

【0032】なお、最大径の空孔を前記多孔性樹脂膜全膜厚の約 $1/2$ の深さに分布させる工夫によって、前記多孔性樹脂膜の剛性の低下を実質的に抑制しながら、熱応力異方性を持たせることができる。

【0033】本発明では、上記のような熱応力異方性材料の異方軸を所望の方向に制御するための第3の手段として、熱応力異方性材料として多孔性樹脂を用いて、さらにその空孔の少なくとも一部を膜厚方向に貫通させるという工夫をする。膜厚方向に貫通した空孔を有することによって、膜厚方向と沿面方向とで見かけの弾性率に差違が発生し、その結果として、熱応力異方性となる。貫通空孔の含有率が高いほど異方性が強くなるが、逆に貫通空孔を多くすると製造工程で使用する化学物質や水蒸気等を吸着して電気的特性が劣化する場合があるので、熱応力異方性と電気的特性との両方の特性を考慮して貫通空孔率を決定する。なお本願発明では、貫通空孔は必ずしも前記多孔性樹脂の膜表面から裏面へ向けて真っ直ぐに貫通している必要がなく、連続空孔が幾つかジグザグに連結されていて全体として膜表面から裏面へ向かっているものでも構わない。あるいは、複数の空孔が連続的に配置してその空孔間隔が空孔径の $1/10$ 以下となっていれば、弾性係数としては実質的に連結空孔とみなすことができるので、途中にこのような疑似連結空孔を含んでいてもよい。また、本発明では貫通空孔は応力異方性樹脂の表面で開口している必要はなく、逆に、開口している場合には、応力異方性樹脂の表面に開口部のない樹脂を形成して開口部を封じる場合がある。

【0034】本発明では、熱応力異方性材料の異方軸を所望の方向に制御する別の手段として、前記異方性材料を前記半導体装置内部に組み込む際に、(1)厚み方向の弾性率が沿面方向の弾性率よりも大きくなるように層状に形成するか、(2)厚み方向の線膨張係数が沿面方向の線膨張係数よりも小さくなるように層状に形成するか、(3)前記半導体素子電極部に接続された所望形状の導体層の少なくとも一部と半導体素子表面のパッシベーション膜との間に形成する、などの工夫を行なう。

【0035】また、前記異方性材料は、そのガラス転位温度が 100°C 以上であることが望ましく、より好ましくは 200°C 以上、最も好ましくは 280°C 以上である。当該半導体素子の製造工程、製品への実装工程、検査工程などで曝される最高温度よりもガラス転位温度が十分に高いことが最も好ましく、工程中の最高到達温度よりもガラス転位温度が高い応力異方性材料を使用することにより、製造工程中での異方軸変動を抑制できる。

【0036】本発明では、パッシベーション膜上に設けられる樹脂層の少なくとも一部として使用する応力異方性材料が液晶性高分子フィルムの積層体である場合、少なくとも2枚以上の液晶性高分子フィルムを用い、上下に接している2枚のフィルムの成膜時押し出し方向が互いに平行にならないように配置して所望膜厚まで重ね合わせた後、それらを熱融着したものを使用する。

【0037】液晶性高分子フィルムは、成膜時の押し出し方向に分子が配向するために分子配向軸方向と配向軸直交方向とで線膨張係数および弾性率に大きな差違が発生し、熱応力的に異方性を有する。しかしながら、成膜状態のままで使用すると分子配向軸に直向する方向は機械的強度が十分ではなく断裂しやすい傾向があって配線絶縁体としての信頼性も劣るため、本発明では、成膜時の押し出し方向が互いに平行にならないように積層した後に互いに融着することによってこれらの問題を回避している。なお、液晶性高分子フィルムにおける分子の並び方には大きく分けて3種類(スメクティック、ネマティック、ランダム)の微細構造があって、成膜条件、成膜後の熱処理条件によってこれらの微細構造の組成比を制御する公知慣用の方法も知られており、本願発明では、こういった公知慣用の方法と上記積層融着方法とを組み合わせ使用しても構わない。また、公知慣用のインフレーション成膜法によって成膜の段階で分子配向度を調整する方法と組み合わせ使用して何ら問題は無い。

【0038】本発明では、積層時のフィルムのむきを適宜調節することによって、熱応力発生時の異方軸方向および異方性の程度を制御することも可能である。

【0039】また、上記の液晶性高分子フィルム積層融着体を膜厚方向に裁断するという処理によって、異方軸の方向を変更することも可能である。例えば、異方軸が沿面方向に向かっている液晶性高分子フィルム積層融着体から得られる裁断膜体は、膜厚方向に異方軸をもつことになる。また、積層体を形成する際の重ねる向きと裁断の向きの関係を調節することで、異方軸と膜表面との為す角度をも調整できる。

【0040】本発明では、半導体素子表面のパッシベーション膜上に少なくとも1層以上の樹脂層を設け、前記樹脂層内部および／または前記樹脂層表面に、前記半導体素子電極部に接続された所望形状の導体層を有している半導体装置において、前記樹脂層の少なくとも一部に

対してレーザー加工を行なう。レーザー加工を用いることにより、エッチング耐性を有する熱硬化性樹脂へのピア形成が可能となり、第5の従来技術の課題(1)～

(3)が解決できる。本願発明のレーザー加工には、炭酸ガスレーザー、YAGレーザー3倍高調波、YAGレーザー4倍高調波などが特に好適であるが、これに限らずエキシマレーザーなど公知慣用のレーザー加工方式が使用できる。また、これ以外の加工方法、例えば公知慣用な穴明け加工方法、たとえばパンチング加工などをあらかじめ施した樹脂層を所望箇所に貼り付けても良い。

【0041】本発明の技術は半導体装置、特にチップサイズパッケージ、あるいはその製造方法に好適であるがこれに限らず、ボールグリッドアレイなどへ適用しても差し支えない。

【0042】また、上記の半導体装置は他の配線基板と接続することによって電子機器へ組み込むための部品、あるいは電子装置そのものとして使用することもできる。

【0043】本発明では厚み方向と沿面方向とで応力に対して異方性を示す材料を樹脂層に用いることによって、例えば、沿面方向の応力に対しては自由に追従するが厚み方向の応力に対してはほとんど変位しない樹脂層を形成する技術を提供する。

【0044】本発明で多孔性樹脂層を用いる場合には樹脂層の誘電率や誘電正接を低減できるので配線の電気特性向上という複次的な効果も期待できる。半導体素子電極部に接続された導体層と半導体素子表面のバッシベーション膜との間に多孔性樹脂層を配置することによって電気特性向上と応力緩和機能とのいずれの特性をも最大限に発揮できる。

【0045】

【発明の実施の形態】以下本発明の実施形態について図面を用いて説明する。

【0046】[実施例1]図1は、本願発明による第2の実施形態を示す半導体装置断面の一部であって、半導体素子電極部とそこから引き出した配線、およびパッケージ電極部、およびそれらの周囲の断面構造を示している。以下、本実施形態の構造について図面に従って説明する。

【0047】本実施形態の半導体装置は、パッケージ電極7を通して実装基板と電氣的に接続する。パッケージ電極7は、上層配線9及び配線6によって半導体素子電極部2と電氣的に接続する。上層配線9および配線6の下にはそれぞれ、第2樹脂層5、第1樹脂層4を設けており、上層配線9および配線6の上には第3樹脂層10を形成してある。第1樹脂層4と半導体素子1の間にはバッシベーション膜3が存在する本実施例では、第1樹脂層4にはポリイミド(ガラス転移温度 $>300^{\circ}\text{C}$)、第2樹脂層5には多孔性ポリイミド(ガラス転移温度 $>280^{\circ}\text{C}$)を用い、第3樹脂層10には変成エポ

キシ樹脂(25℃での弾性率 $=2.2\text{GPa}$ 、 $-55\sim 150^{\circ}\text{C}$ 範囲の平均線膨脹係数 $=120\text{ppm}/^{\circ}\text{C}$ 、ガラス転移点 $=120^{\circ}\text{C}$ 、破断伸び $=9\%$ 、膜厚 $3\mu\text{m}$)を用いた。

【0048】本実施例による図1構造の製造手順は以下の通りである。まず、半導体素子1上に所望の開口部を有するバッシベーション膜を形成した後、第1樹脂層4となる感光性ポリイミドワニス(日立化成デュボン(株)製)をスピン塗布した。90℃2分間のプリベーク処理の後、露光、ポストエクスポージャベーク、現像によって所望の開口部8を形成し、溶媒を除去したが完全な硬化に至らないように120℃30分、200℃2時間加熱した。

【0049】この後、半導体素子電極部2上に化学吸着している有機物などを除去するために酸素プラズマでアッシングした後、不完全硬化状態の第1樹脂層の上に配線導体6のめっき形成に必要な下地導電膜を蒸着によって形成し、いわゆるセミアディティブ法により、めっきレジスト成膜、露光、現像、パターンめっき、レジスト除去、下地導電膜除去(パターン分離)を経て所望形状の導体配線6を形成した。

【0050】こうして得られたものを140℃2時間処理して第1樹脂層4が吸収した水分を十分に取り除き、この上に、あらかじめ所望形状に加工した多孔性ポリイミドフィルム(孔径0.5マイクロメートル以下)を約10N/mの圧力下230℃で押し当てて密着させた。この多孔性ポリイミドフィルムは膜厚方向に貫通孔(空孔率約30%)を有しているので、沿面方向と厚み方向とでは応力に対して異方性を示す(厚み方向弾性率 $=2.5\text{GPa}$ 、厚み方向線膨脹係数 $\approx 40\text{ppm}/^{\circ}\text{C}$;沿面方向弾性率 $=1.8\text{GPa}$ 、沿面方向線膨脹係数 $\approx 100\text{ppm}/^{\circ}\text{C}$)。

【0051】この密着操作時には第1樹脂層4は不完全硬化状態であるため、その粘着力により上記多孔性ポリイミドフィルムが固定されて第2樹脂層5になり、それと同時に多孔性ポリイミドフィルムの第1樹脂層側表面の開口部が第1樹脂層樹脂で封じられる。

【0052】この後、導体配線6形成と同等の工程により上層配線9を形成し、引き続き、第3樹脂層10を形成することによって本実施例の半導体装置は完成した。この半導体装置を実装基板に搭載したところ、基板と半導体装置との膨張差によって発生した応力は上層配線9、配線6、第1樹脂層4、第2樹脂層5、第3樹脂層10がそれぞれ変形することによって緩和できた。また、多孔性ポリイミドは誘電特性がよいので、回路の静電容量が減少して信号特性も向上した。

【0053】[実施例2]本実施例では、第2樹脂層5としてあらかじめ所望の形状に成型した多孔性ポリイミドを用いる替わりに多孔性ポリイミドの前駆体となるワニスを塗布した以外は実施例1とほぼ同じである。また、

第2樹脂層形成方法の変更にともなって、第1樹脂層形成方法にも若干の変更を加えたが、概略工程は実施例1と同じであり、実施形態を示す断面図も実施例1と同じ図1である。

【0054】本実施例による図1構造の製造手順は以下の通りである。まず、半導体素子上に所望の開口部を有するパッシベーション膜を形成した後、第1樹脂層となる感光性ポリイミドワニス（日立化成デュボン(株)製）をスピン塗布した。90℃2分間のプリバーク処理の後、露光、ポストエクスポージャバーク、現像によって所望の開口部8を形成し、120℃30分、200℃30分、350℃1時間加熱して完全硬化させた。

【0055】この後、実施例1と同様、酸素プラズマアッシング、めっき下地導電膜の蒸着形成、めっきレジスト成膜、露光、現像、パターンめっき、レジスト除去、下地導電膜除去（パターン分離）を順次行なって所望形状の導体配線6を形成した。

【0056】こうして得られたものを140℃1時間処理して第1樹脂層4が吸収した水分を十分に取り除き、この上に、多孔性ポリイミドの前駆体となるワニスをスクリーン印刷する。この多孔性ポリイミドの前駆体となるワニスからは、相転換法によって膜厚方向に貫通する微細孔をもつ多孔膜体が形成できる。常法に従い、膜厚方向に貫通する微細孔をもつ多孔膜体を形成した後、さらにこの多孔膜体の表面に熱板を押し当てて表面スキン層に形成されている微細孔開口部を融着させて第2樹脂層5とした。この第2樹脂層5は半導体素子上で直接形成したものであり、膜厚も50マイクロメートル以下なので、線膨脹係数、ヤング率の測定はできなかったが、断面観察の結果、空孔率は約40%であり、その微細空孔のほぼ全てが膜厚方向に向かっており、長軸が沿面方向になっている空孔は見あたらなかった。

【0057】この後、実施例1と同様の工程により上層配線9、第3樹脂層10を形成して本実施例の半導体装置は完成した。この半導体装置を実装基板に搭載したところ、基板と半導体装置との膨張差によって発生した応力は上層配線9、配線6、第1樹脂層4、第2樹脂層5、第3樹脂層10がそれぞれ変形することによって緩和できた。

【0058】本実施例では、半導体素子上で多孔性ポリイミドワニスから直接異方性樹脂膜を形成するので異方性樹脂膜層とその下に配置されているポリイミド槽との密着がよいという特徴がある。

【0059】[実施例3]本実施例では、第2樹脂層5としてあらかじめ所望の形状に成型した多孔性ポリイミドを用いる代わりに延伸フィルムの積層体から所望の形状に切り出したフィルムを使用する以外は実施例1とほぼ同じである。第2樹脂層形成方法の変更にともなって、第1樹脂層形成方法は実施例2の方法を用いたが、概略工程は実施例1と同じであり、実施形態を示す断面図も

実施例1と同じ図1である。

【0060】本実施例による図1構造の製造手順は以下の通りである。まず、半導体素子上に所望の開口部を有するパッシベーション膜を形成した後、第1樹脂層となる感光性ポリイミドワニス（日立化成デュボン(株)製）をスピン塗布した。90℃2分間のプリバーク処理の後、露光、ポストエクスポージャバーク、現像によって所望の開口部8を形成し、120℃30分、200℃30分、350℃1時間加熱して完全硬化させた。

【0061】この後、実施例1と同様、酸素プラズマアッシング、めっき下地導電膜の蒸着形成、めっきレジスト成膜、露光、現像、パターンめっき、レジスト除去、下地導電膜除去（パターン分離）を順次行なって所望形状の導体配線6を形成した。

【0062】こうして得られたものを140℃1時間処理して第1樹脂層4が吸収した水分を十分に取り除き、この上に、熱応力異方性のポリプロピレンを約10N/m程度の圧力で熱圧着した。この熱応力異方性のポリプロピレンは融点が約160℃であり、ポリプロピレンを一軸延伸して得られるフィルムを積層プレスして得られたものである。

【0063】この後、実施例1と同様の工程により上層配線9、第3樹脂層10を形成して本実施例の半導体装置は完成した。この半導体装置を実装基板に搭載したところ、基板と半導体装置との膨張差によって発生した応力は上層配線9、配線6、第1樹脂層4、第2樹脂層5、第3樹脂層10がそれぞれ変形することによって緩和できた。

【0064】[実施例4]本実施例では、実施例3の第2樹脂層5として用いた延伸フィルムの積層体を用いる代わりにクラレ製液晶ポリマーシート（LCP、融点約300℃）を使用し、第2樹脂層ヘレーザ加工によって所望の開口部を形成する。概略工程は実施例3と同じであるが、開口部形成工程の変更に伴って、実施形態を示す断面図が若干変化する（図2）。

【0065】本実施例による図2構造の製造手順は以下の通りである。まず、半導体素子上に所望の開口部を有するパッシベーション膜を形成した後、第1樹脂層となる感光性ポリイミドワニス（日立化成デュボン(株)製）をスピン塗布した。90℃2分間のプリバーク処理の後、露光、ポストエクスポージャバーク、現像によって所望の開口部8を形成し、120℃30分、200℃30分、350℃1時間加熱して完全硬化させた。

【0066】この後、実施例1と同様、酸素プラズマアッシング、めっき下地導電膜の蒸着形成、めっきレジスト成膜、露光、現像、パターンめっき、レジスト除去、下地導電膜除去（パターン分離）を順次行なって所望形状の導体配線6を形成した。

【0067】こうして得られたものを140℃1時間処理して第1樹脂層4が吸収した水分を十分に取り除き、

この上に、ネマチック微細構造を持たせた上記液晶ポリマーシートを熱圧着した。熱圧着の際に微細構造が若干変化するが、ほぼネマチック構造を維持していることがわかった。

【0068】この後、赤外線レーザー（日立精工製；LCO-1A21）により所望の開口部11を形成し、所定の加工残渣除去処理を行なった後、実施例3と同様の工程により上層配線9、第3樹脂層10を形成して本実施例の半導体装置は完成した。この半導体装置を実装基板に搭載したところ、基板と半導体装置との膨張差によって発生した応力は上層配線9、配線6、第1樹脂層4、第2樹脂層5、第3樹脂層10がそれぞれ変形することによって緩和できた。

【0069】

【発明の効果】本発明によると、半導体装置に上述のような特徴を有する樹脂層を形成することによって、接続信頼性が高く、電気特性に優れた、高密度実装に適した安価な半導体装置を得ることができ、このような半導体装置を適宜他の配線基板とはんだで接続することによっ

て、高性能な電子機器を提供できる。

【図面の簡単な説明】


【図1】本発明による一実施形態の一例を示す半導体装置断面概略図の一部である。

【図2】本願発明による第2の実施形態の一例を示す半導体装置断面概略図の一部である。


【符号の説明】

1. 半導体素子
2. 半導体素子電極部
3. パッシベーション膜
4. 第1樹脂層
5. 第2樹脂層
6. 配線
7. パッケージ電極
8. 第1樹脂層に開けた開口部
9. 配線6とパッケージ電極7とを接続するための上層配線
10. 第3樹脂層
11. 第2樹脂層に開けた開口部

【図1】



【図2】



フロントページの続き

(72) 発明者 伊藤 光子
神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内

(72) 発明者 水島 明子
神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内

(72) 発明者 天明 浩之
神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内